Arbeitsspeicher, ROM und Speichererweiterungen

Speicher ist mehr als „wie viel RAM hat der Rechner?“

Arbeitsspeicher ist die unmittelbar nutzbare Daten- und Codefläche eines Rechners, aber nur eine Ebene einer größeren Speicherhierarchie. Register, Caches, SRAM, DRAM, ROM, Flash, Massenspeicher und virtueller Speicher unterscheiden sich bei Geschwindigkeit, Flüchtigkeit, Adressierbarkeit, Kosten und Zweck.

Historische Heimcomputer machen diese Unterschiede besonders sichtbar. Ein C64 besitzt 64 KiB RAM und gleichzeitig ROMs, die Teile desselben 16-Bit-Adressraums überlagern. Ein CPC 6128 besitzt 128 KiB physisches RAM, obwohl der Z80 nur 64 KiB gleichzeitig adressiert. Beim Amiga unterscheiden sich Chip RAM und Fast RAM nicht nur nach Kapazität, sondern danach, welche Bausteine auf den Speicher zugreifen können.

Moderne Systeme verschieben dieselben Grundprobleme in größere Maßstäbe: mehrere Speicherkanäle, Ranks, NUMA-Knoten, ECC, DDR5, LPDDR, HBM und inzwischen kohärent angebundene Speichererweiterungen über CXL. Die Grundfrage bleibt dieselbe: Welcher Speicher ist an welcher Adresse, mit welcher Geschwindigkeit, für welche Einheit und unter welchen Regeln sichtbar?

Die Speicherhierarchie – Nähe zur CPU gegen Kapazität

Je näher Speicher an den Ausführungseinheiten liegt, desto schneller und teurer ist er typischerweise pro Bit. CPU-Register sind winzig und unmittelbar verfügbar. Caches verwenden meist SRAM. Der große Hauptspeicher besteht überwiegend aus DRAM. Massenspeicher wie SSD oder Festplatte ist nochmals langsamer, dafür sehr viel größer und nichtflüchtig.

Diese Hierarchie ist kein historischer Zufall. Unterschiedliche Speichertechnologien lösen unterschiedliche physikalische und wirtschaftliche Probleme. SRAM ist schnell, benötigt aber mehr Transistoren pro Bit. DRAM ist dichter, muss jedoch regelmäßig aufgefrischt werden. NAND-Flash speichert ohne Versorgung, arbeitet aber blockorientiert und besitzt begrenzte Schreibzyklen.

Betriebssysteme und Hardware versuchen, die Unterschiede zu überdecken: Caches halten häufig benötigte Daten nahe an der CPU, virtueller Speicher bildet große Adressräume ab, und Speichercontroller verteilen Zugriffe auf Kanäle, Ranks und Bänke.

Bit, Byte, KiB und MiB – Einheiten sauber trennen

Speicherchips werden historisch häufig in Bit organisiert beschrieben, Rechnerkapazitäten dagegen in Byte. Acht Datenbits ergeben ein Byte. Ein Chip mit 64 K × 1 Bit besitzt deshalb eine andere Organisation als ein Chip mit 8 K × 8 Bit, obwohl beide dieselbe Gesamtzahl an Bits speichern können.

Für binäre Kapazitäten sind KiB, MiB und GiB eindeutig: 1 KiB sind 1024 Byte, 1 MiB sind 1024 KiB. Historische Dokumentation verwendet oft schlicht KB oder MB, obwohl binäre Werte gemeint sind. Bei zeitgenössischen Originalangaben sollte der historische Begriff nicht verfälscht werden; in technischer Erklärung ist eine eindeutige Einheit sinnvoll.

Bei Datenraten gelten wiederum andere Konventionen. DDR-Speicher wird in MT/s – Millionen Transfers pro Sekunde – beschrieben. Diese Zahl ist nicht identisch mit dem internen Takt in MHz.

Adressraum und physisch vorhandener Speicher sind nicht dasselbe

Eine CPU mit 16 Adressleitungen kann 2 hoch 16 und damit 65536 unterschiedliche Byte-Adressen auswählen. Das ergibt einen logischen Adressraum von 64 KiB. Daraus folgt nicht, dass physisch genau 64 KiB RAM eingebaut sein müssen.

Adressen können ROM, RAM, I/O-Register oder unbestückte Bereiche auswählen. Über Banking kann dieselbe Adresse je nach Steuerregister auf unterschiedliche physische Speicherbereiche zeigen. Ein Rechner kann deshalb mehr physisches RAM besitzen, als gleichzeitig linear adressierbar ist.

Diese Unterscheidung ist zentral für C128, CPC 6128, Atari 130XE und viele Speichererweiterungen. Moderne MMUs treiben das Konzept weiter: Virtuelle Adressen werden über Seitentabellen auf physische Speicherrahmen abgebildet.

Flüchtig und nichtflüchtig

Flüchtiger Speicher verliert seinen Inhalt ohne Versorgungsspannung. Klassisches SRAM und DRAM gehören dazu. Nach dem Ausschalten ist ihr Dateninhalt nicht als dauerhafte Archivkopie vorhanden.

Nichtflüchtiger Speicher behält Informationen ohne laufende Versorgung. Masken-ROM, PROM, EPROM, EEPROM und Flash gehören in diese Gruppe. Auch batteriegepuffertes SRAM kann sich nach außen nichtflüchtig verhalten, obwohl die Speicherzellen selbst weiterhin Versorgung benötigen.

Flüchtigkeit sagt nichts über Geschwindigkeit aus. ROM kann schnell oder langsam sein, Flash kann als Firmware-Speicher oder Massenspeicher auftreten, und moderne persistente Speicherklassen besitzen wiederum eigene Eigenschaften.

SRAM – statischer Arbeitsspeicher

Static RAM speichert ein Bit in einer bistabilen Schaltung. Solange Versorgung vorhanden ist, muss die Zelle nicht periodisch aufgefrischt werden. Das vereinfacht den Zugriff und erlaubt sehr niedrige Latenzen.

Der Preis dafür ist Zellfläche: Eine SRAM-Zelle benötigt mehrere Transistoren und ist wesentlich größer als eine DRAM-Zelle. Deshalb eignet sich SRAM hervorragend für CPU-Caches, kleine Puffer und besonders schnelle lokale Speicher, aber weniger für große kostengünstige Hauptspeicher.

Historische Rechner verwenden SRAM unter anderem für kleine Pufferspeicher, CMOS-Einstellungen oder spezielle Erweiterungen. Moderne Prozessoren enthalten große Mengen SRAM als Cache.

DRAM – ein Kondensator macht Hauptspeicher dicht und billig

Dynamic RAM speichert ein Bit vereinfacht als elektrische Ladung in einer Speicherzelle aus Transistor und Kondensator. Die Ladung verschwindet mit der Zeit, weshalb DRAM regelmäßig aufgefrischt werden muss.

Die geringe Zellfläche ermöglicht sehr hohe Speicherdichten. Genau deshalb dominierte DRAM über Jahrzehnte den Hauptspeicher von Heimcomputern, PCs und Servern.

Ein DRAM-Lesevorgang beeinflusst die winzige Zellladung. Sense-Amplifier erkennen die Ladungsdifferenz und stellen den gelesenen Wert wieder her. Speicherzugriff und Refresh sind deshalb eng mit Zeilenpuffern und interner Organisation verknüpft.

Zeilen, Spalten und Sense-Amplifier

DRAM wird intern als Matrix organisiert. Eine Zeile wird aktiviert und in Sense-Amplifier beziehungsweise einen Row Buffer übernommen. Danach können Spalten innerhalb dieser geöffneten Zeile ausgewählt werden.

Diese Struktur erklärt, warum aufeinanderfolgende Zugriffe in derselben geöffneten Zeile günstiger sein können als ein Wechsel in eine andere Zeile. Vor einem anderen Row-Zugriff muss die bestehende Zeile gegebenenfalls geschlossen beziehungsweise precharged werden.

Moderne DDR-Timings wie tRCD, tRP und tRAS sind direkte Nachfahren dieser internen Vorgänge.

Refresh – warum DRAM ohne regelmäßige Pflege Daten verliert

DRAM-Zellen verlieren Ladung und müssen innerhalb vorgegebener Zeitfenster aufgefrischt werden. Frühe Rechner realisierten Refresh teilweise mit externer Logik oder nutzten vorhandene Busaktivität geschickt aus.

Moderne DRAM-Chips besitzen komplexe Refreshbefehle und interne Mechanismen. Während bestimmter Refreshphasen stehen Teile des Speichers nicht normal zur Verfügung.

Refresh ist keine Form von Datensicherung. Er erhält nur den flüchtigen Zustand, solange das System mit Energie versorgt wird.

RAS und CAS – historische Multiplexadressierung

Klassische DRAMs sparen Pins, indem Zeilen- und Spaltenadresse nacheinander über dieselben Adressleitungen übertragen werden. Row Address Strobe und Column Address Strobe markieren, welche Hälfte der Adresse gerade anliegt.

Diese Multiplexierung ermöglichte größere Speicherchips mit vergleichsweise wenigen Gehäusepins und prägte die Speichercontroller der 1980er und 1990er Jahre.

Die Begriffe CAS und RAS leben in moderner Terminologie weiter, obwohl DDR-SDRAM intern und elektrisch wesentlich komplexer arbeitet.

FPM und EDO – der Weg vom asynchronen DRAM zum SDRAM

Fast Page Mode DRAM beschleunigt mehrere Zugriffe innerhalb derselben geöffneten Zeile. Die Zeilenadresse bleibt aktiv, während verschiedene Spalten ausgewählt werden.

Extended Data Out DRAM hält gültige Ausgangsdaten länger an und erlaubt dadurch eine stärkere Überlappung nachfolgender Zugriffe. EDO war besonders in PCs der mittleren 1990er verbreitet.

Beide Technologien sind asynchron zum Systemtakt. Mit SDRAM verschiebt sich die Schnittstelle zu einem synchronen, befehlsorientierten Speicherprotokoll.

SDRAM – synchron zum Speicherbus

Synchronous DRAM richtet Befehle und Datenübertragung an einem Takt aus. Statt einzelner vollständig asynchroner Strobes arbeitet der Speichercontroller mit definierten Befehlsfolgen, Bänken und Burst-Transfers.

Der Speicher kann dadurch Zugriffe vorbereiten und Daten in zusammenhängenden Bursts übertragen. PC100 und PC133 sind bekannte SDR-SDRAM-Generationen der späten 1990er und frühen 2000er Jahre.

DDR-SDRAM baut auf diesem Grundprinzip auf, überträgt Daten aber an beiden Flanken eines Datentakts.

DDR – Double Data Rate bedeutet zwei Datentransfers pro Takt

DDR-SDRAM überträgt Daten sowohl an der steigenden als auch an der fallenden Flanke des Datentakts. Dadurch verdoppelt sich die Transfersrate gegenüber einem einfachen Single-Data-Rate-Interface bei vergleichbarer Taktrate.

Mit jeder DDR-Generation steigen Datenraten, interne Parallelität und Signalintegritätsanforderungen. Gleichzeitig sinkt typischerweise die Versorgungsspannung.

DDR1 bis DDR5 sind keine mechanisch untereinander kompatiblen DIMM-Generationen. Kerben, Pins, elektrische Parameter und Speichercontroller unterscheiden sich.

DDR1 – der Übergang zur Double-Data-Rate-PC-Welt

DDR-SDRAM der ersten Generation etablierte Datenübertragung an beiden Taktflanken. Typische PC-Bezeichnungen wie PC2100 oder PC3200 bezogen sich auf theoretische Modulbandbreite in MB/s.

DDR-DIMMs unterscheiden sich mechanisch von SDR-SDRAM. Ein älteres Mainboard kann DDR nicht allein deshalb verwenden, weil der Modulträger ähnlich aussieht.

Die Generation fällt in die Zeit, in der Speichercontroller noch überwiegend im Chipsatz beziehungsweise der Northbridge lagen.

DDR2 – höhere I/O-Rate und 4n-Prefetch

DDR2 erhöht die externe Datenrate unter anderem durch einen breiteren internen Prefetch und veränderte Signalisierung. Die Kernmatrix muss dadurch nicht mit derselben Rate laufen wie die Pins.

Die Versorgungsspannung sinkt gegenüber DDR1, und die Modulkerbe verhindert normalerweise falsches Einsetzen.

Latenz in Nanosekunden verbessert sich nicht automatisch proportional zur steigenden Transferzahl, weil Taktzyklen und absolute Zeit getrennt betrachtet werden müssen.

DDR3 – 8n-Prefetch und große Verbreitung

DDR3 verdoppelt den Prefetch nochmals auf 8n und senkt die typische Versorgungsspannung weiter. Die Generation prägte eine lange PC- und Serverphase.

Speichercontroller wanderten in dieser Zeit zunehmend direkt in CPUs. Damit wurden unterstützte Taktraten, Kanalzahl und Kapazitäten stärker an den Prozessor gekoppelt als an eine klassische Northbridge.

DDR3-DIMMs sind weder elektrisch noch mechanisch ein direkter Ersatz für DDR2 oder DDR4.

DDR4 – Bank Groups und höhere Parallelität

DDR4 erweitert die interne Bankorganisation und führt Bank Groups ein. Damit lassen sich Operationen stärker parallelisieren, während hohe externe Datenraten erreicht werden.

Die typische Betriebsspannung sinkt gegenüber DDR3. Serverplattformen nutzen DDR4 mit ECC- und Registered-DIMMs in großen Kapazitäten.

Wie bei allen Generationen bestimmen Speichercontroller, Mainboardlayout und Firmware, welche Module tatsächlich unterstützt werden.

DDR5 – zwei Subchannels pro DIMM und höhere Datenraten

DDR5 entwickelt die DIMM-Architektur deutlich weiter. Ein Standard-DIMM ist intern in zwei unabhängige 32-Bit-Daten-Subchannels aufgeteilt; bei ECC-Modulen kommen zusätzliche Prüfbits hinzu. Dadurch können kleinere Transfers effizienter parallel bearbeitet werden.

Die Generation erhöht Prefetch, Bankanzahl, interne Parallelität und Datenrate. Hersteller liefern 2026 DDR5-Komponenten in einem breiten Bereich hoher MT/s-Raten; konkrete Maximalwerte hängen von Chipgeneration, Modulart und Plattform ab.

Auf dem Modul sitzt außerdem ein Power-Management-IC, wodurch Teile der Spannungsversorgung vom Mainboard auf das DIMM verlagert werden. DDR5 ist nicht mechanisch oder elektrisch rückwärtskompatibel zu DDR4.

DDR5 On-Die-ECC ist nicht dasselbe wie ECC-Arbeitsspeicher

DDR5-DRAM enthält On-Die Error Correction Code. Diese interne Fehlerkorrektur dient der Zuverlässigkeit innerhalb des DRAM-Chips und korrigiert bestimmte Fehler, bevor Daten den Chip verlassen.

Das ersetzt keinen End-to-End-ECC-Speicherpfad zwischen Speichercontroller, Modul und DRAM. Ein gewöhnliches Consumer-DDR5-Modul wird durch On-Die-ECC nicht zu einem klassischen ECC-DIMM.

System-ECC benötigt zusätzliche Prüfinformationen und Unterstützung durch Speichercontroller, Plattform und Modulorganisation. Die Unterscheidung verhindert eine häufige Fehlinterpretation moderner DDR5-Angaben.

MT/s ist nicht MHz

Ein DDR5-5600-Modul wird mit 5600 MT/s beschrieben: 5,6 Milliarden Datentransfers pro Sekunde und Datenleitung. Der zugrunde liegende Datentakt liegt wegen Double Data Rate bei der Hälfte der Transferzahl.

Umgangssprachlich wird häufig „5600 MHz RAM“ gesagt. Technisch sauberer ist MT/s für die effektive Datenrate.

Für Bandbreite muss zusätzlich die Busbreite berücksichtigt werden. Ein 64-Bit-Datenpfad transportiert pro Transfer acht Byte.

Theoretische Rohbandbreite eines 64-Bit-Kanals:

Datenrate × 8 Byte

Beispiel:
5600 MT/s × 8 Byte = 44,8 GB/s

Reale Anwendungen erreichen abhängig von Zugriffsmuster und Controller weniger.

CL, tRCD, tRP und tRAS

Speichertimings beschreiben Wartezeiten in Taktzyklen zwischen DRAM-Operationen. CAS Latency betrifft die Verzögerung zwischen einem passenden Read-Befehl und der Ausgabe der Daten. tRCD betrifft unter anderem den Abstand zwischen Row-Aktivierung und Spaltenzugriff, tRP das Precharge einer Bank.

Eine größere CL-Zahl bedeutet nicht automatisch höhere absolute Latenz, weil die Taktperiode bei höherer Datenrate kürzer sein kann. Für einen fairen Vergleich müssen Zyklen in Zeit umgerechnet werden.

Timingprofile bilden außerdem nur einen Ausschnitt. Controllerwarteschlangen, Row-Hits, Bankkonflikte, Cache-Hits und CPU-Architektur beeinflussen die tatsächlich beobachtete Speicherlatenz.

Bandbreite und Latenz sind zwei verschiedene Leistungsgrößen

Bandbreite beschreibt, wie viele Daten pro Zeit übertragen werden können. Latenz beschreibt, wie lange eine einzelne Abhängigkeit bis zur Bereitstellung der benötigten Daten dauert.

Mehr Speicherkanäle erhöhen vor allem die mögliche Gesamtbandbreite. Ein einzelner zufälliger Zugriff wird dadurch nicht automatisch halb so spät beantwortet.

Anwendungen mit großen linearen Datenströmen profitieren anders als pointerlastige Programme mit vielen voneinander abhängigen Zufallszugriffen.

Banks und Bank Groups – interne Parallelität

DRAM-Chips enthalten mehrere Bänke. Eine Bank kann eine Zeile offen halten, während andere Bänke andere Operationen vorbereiten. Moderne DDR-Generationen erhöhen diese interne Parallelität.

Bank Groups strukturieren Bänke zusätzlich, weil bestimmte Befehlsabstände davon abhängen, ob auf dieselbe oder eine andere Gruppe zugegriffen wird.

Speichercontroller versuchen Zugriffe so zu planen, dass Wartezeiten verborgen und offene Zeilen sinnvoll genutzt werden.

Rank ist nicht gleich Modul

Ein Rank ist eine Gruppe von DRAM-Chips, die gemeinsam einen vollständigen Datenpfad bereitstellt und über ein Chip-Select ausgewählt wird. Ein DIMM kann einen oder mehrere Ranks besitzen.

Single-Rank und Dual-Rank beschreiben daher die elektrische Organisation, nicht die Zahl physischer Modulseiten. Chips auf beiden Seiten eines DIMMs bedeuten nicht zwingend Dual-Rank, und umgekehrt.

Mehr Ranks können dem Speichercontroller zusätzliche Parallelität geben, erhöhen aber auch elektrische Last und können maximal erreichbare Datenraten beeinflussen.

Single-, Dual- und Multi-Channel

Ein Speicherkanal ist ein unabhängiger Datenpfad zwischen Speichercontroller und Modulen beziehungsweise verlötetem Speicher. Zwei aktive Kanäle können Daten parallel übertragen und erhöhen die theoretische Bandbreite.

Dual-Channel bedeutet nicht, dass zwei einzelne DIMMs automatisch zusammen einen einzigen 128-Bit-Speicherblock bilden. Aus Sicht der CPU bleiben Adressen normal, der Controller verteilt sie intern über die Kanäle.

Server- und Workstation-Prozessoren besitzen häufig deutlich mehr als zwei Speicherkanäle, um genügend Bandbreite für viele Kerne bereitzustellen.

Interleaving – Adressen auf Kanäle, Ranks und Bänke verteilen

Speichercontroller können aufeinanderfolgende Adressbereiche so verschachteln, dass Zugriffe über mehrere Kanäle, Ranks oder Bänke verteilt werden.

Das erhöht die Chance, dass während einer Wartezeit eine andere Einheit bereits arbeiten kann. Die genaue Adresszuordnung ist plattformabhängig und oft komplex.

Interleaving ist damit ein Organisationsprinzip zur Parallelisierung, kein zusätzlicher Speicherinhalt.

Einzelne DRAM-DIPs – Speicher als sichtbare Chipreihe

Frühe Mikrocomputer und PCs tragen DRAM häufig als einzelne Dual-In-Line-Chips direkt auf der Hauptplatine oder auf Steckkarten. Kapazität und Datenbreite ergeben sich aus mehreren parallel verschalteten Bausteinen.

Speicheraufrüstung konnte bedeuten, leere Sockel mit exakt passenden Chips zu bestücken und Jumper oder Schalter anzupassen. Falsche Organisation oder Geschwindigkeit führte leicht zu Problemen.

Diese Bauweise macht die logische Breite besonders anschaulich: Acht 1-Bit-Chips ergeben gemeinsam ein Byte breiten Datenpfad; ein zusätzlicher Chip konnte ein Paritätsbit bereitstellen.

SIPP und SIMM – Speicher wird zum austauschbaren Modul

SIPP-Module führten mehrere DRAM-Chips auf einer kleinen Platine zusammen, verwendeten aber empfindliche Pinreihen. SIMMs ersetzten diese Pins durch eine robuste Kartenkante.

30-polige SIMMs besitzen typischerweise einen schmalen Datenpfad und wurden bei breiteren CPU-Bussen gruppenweise eingesetzt. 72-polige SIMMs passen besser zu 32-Bit-Systemen und prägten 486- und frühe Pentium-Zeiten.

Der Modulwechsel vereinfachte Aufrüstung, beseitigte aber nicht die Abhängigkeit von Chipsatz, Organisation, Parität und unterstützten Kapazitäten.

DIMM – getrennte Kontakte auf beiden Seiten

Dual Inline Memory Modules besitzen elektrisch getrennte Kontaktflächen auf beiden Seiten der Platine. Dadurch stehen mehr Signale zur Verfügung als bei SIMMs, deren gegenüberliegende Kontakte elektrisch verbunden sind.

SDRAM-, DDR-, DDR2-, DDR3-, DDR4- und DDR5-DIMMs unterscheiden sich bei Pinzahl, Kerben und elektrischen Eigenschaften. Die gleiche Bezeichnung DIMM bedeutet daher nur die grundsätzliche Modulfamilie.

Desktop-, Workstation- und Serverplattformen verwenden je nach Generation unterschiedliche DIMM-Typen und Speichercontrollerregeln.

SO-DIMM – kompakter Modulstandard für mobile Systeme

Small Outline DIMMs verkleinern die Modulform für Notebooks, kompakte PCs und Embedded-Systeme. Elektrisch gehören sie dennoch zur jeweiligen SDRAM- beziehungsweise DDR-Generation.

Ein DDR4-SO-DIMM ist nicht mit DDR5-SO-DIMM austauschbar. Auch Spannung, Pinbelegung und Speichercontroller müssen passen.

Viele moderne Mobilgeräte ersetzen steckbare SO-DIMMs teilweise durch verlöteten LPDDR-Speicher, wodurch Aufrüstung entfällt.

UDIMM, RDIMM und LRDIMM

Unbuffered DIMMs verbinden Adress- und Steuersignale relativ direkt mit den DRAM-Chips. Das ist bei Desktop-Systemen üblich.

Registered DIMMs puffern Adress- und Kommandosignale über ein Register. Dadurch sinkt die elektrische Last am Speichercontroller und größere Serverkonfigurationen werden möglich, allerdings mit zusätzlicher Latenz und spezifischer Plattformunterstützung.

Load-Reduced DIMMs puffern noch mehr Signale und zielen auf besonders hohe Kapazitäten. UDIMM, RDIMM und LRDIMM dürfen nicht beliebig gemischt werden.

Parität und ECC – Fehler erkennen oder korrigieren

Parität ergänzt Daten um ein einfaches Prüfbit und kann bestimmte Bitfehler erkennen, aber nicht zuverlässig korrigieren. Klassische PCs verwendeten dafür oft neun statt acht DRAM-Bits pro Byte.

ECC-Speicher verwendet leistungsfähigere Fehlerkorrekturcodes. Typische Systeme können einzelne Bitfehler korrigieren und bestimmte Mehrbitfehler erkennen. Genaues Verhalten hängt von Code, Controller und Plattform ab.

ECC schützt vor Speicherfehlern im laufenden Betrieb, ersetzt aber weder Datensicherung noch Prüfsummen auf Massenspeichern.

System-ECC muss den gesamten relevanten Datenpfad betrachten

ECC ist nur dann als Systemmerkmal belastbar, wenn Speichercontroller, Modul und Datenpfad passend organisiert sind. Ein DIMM mit zusätzlichen DRAM-Chips allein reicht nicht, wenn der Controller keine ECC-Prüfbits verarbeitet.

Umgekehrt kann ein Prozessor ECC unterstützen, während ein konkretes Mainboard die nötigen Leitungen, Firmwareoptionen oder Modularten nicht bereitstellt.

DDR5-On-Die-ECC bleibt davon getrennt: Es arbeitet innerhalb des DRAM-Chips und deckt nicht automatisch Übertragungsfehler auf dem Modulbus ab.

SPD – das Modul beschreibt sich selbst

Serial Presence Detect speichert auf dem Speichermodul technische Parameter, die Firmware und Speichercontroller zur Initialisierung auslesen. Dazu gehören Organisation, unterstützte Timings und weitere modulbezogene Angaben.

SPD ersetzt keine elektrische Kompatibilitätsprüfung. Ein Modul kann korrekt beschrieben sein und dennoch vom Prozessor oder Mainboard nicht unterstützt werden.

Leistungsprofile oberhalb des Basisspezifikationsbetriebs werden ebenfalls über zusätzliche Profilinformationen umgesetzt, bleiben aber Plattform- und Herstellersache.

Der Speichercontroller entscheidet, was wirklich funktioniert

Der Speichercontroller erzeugt DRAM-Befehle, plant Zugriffe, verwaltet Refresh und übersetzt CPU-Anforderungen in konkrete Kanal-, Rank-, Bank- und Zeilenoperationen.

Historische PCs integrierten ihn im Chipsatz. Moderne CPUs besitzen den Speichercontroller überwiegend direkt im Prozessor. Deshalb hängen unterstützte DDR-Generation, Kanalzahl, Modulanzahl und maximale Geschwindigkeiten unmittelbar an der CPU-Plattform.

Mainboardlayout und Firmware kommen als weitere Grenzen hinzu. Eine theoretisch passende DIMM-Generation garantiert noch keinen stabilen Betrieb.

Cache ist Arbeitsspeicher – aber nicht der Hauptspeicher

CPU-Caches verwenden schnellen SRAM und halten Kopien von Daten und Instruktionen aus dem langsameren Hauptspeicher. Sie verkürzen Zugriffszeiten, wenn Programme räumliche oder zeitliche Lokalität besitzen.

L1 ist typischerweise klein und sehr schnell, weitere Cacheebenen sind größer und langsamer. Mehrkernsysteme besitzen private und geteilte Cachebereiche je nach Architektur.

Cachekapazität darf nicht zum installierten DRAM addiert werden, als handle es sich um einen einzigen frei adressierbaren Speicherpool. Die Verwaltung erfolgt weitgehend hardwareseitig.

Cache-Kohärenz bei mehreren Kernen

Wenn mehrere Prozessorkerne Kopien derselben Speicherzeile in ihren Caches halten, muss das System Änderungen konsistent halten. Kohärenzprotokolle verfolgen Zustände und Besitz von Cachelines.

Das ist eine andere Aufgabe als Betriebssystem-Synchronisation. Kohärenz sorgt für ein konsistentes Speicherbild auf Hardwareebene; Locks und atomare Operationen regeln zusätzlich die Reihenfolge konkurrierender Programme.

CXL erweitert das Thema über klassische CPU-Sockel hinaus, indem kohärente Geräte- und Speicherzugriffe standardisiert werden.

Virtueller Speicher – Adressen werden übersetzt

Mit einer Memory Management Unit sieht ein Prozess virtuelle Adressen, die nicht direkt den physischen RAM-Adressen entsprechen. Seitentabellen beschreiben, welcher virtuelle Bereich welchem physischen Speicherrahmen zugeordnet ist.

Damit können Prozesse voneinander isoliert werden, gemeinsam genutzte Bibliotheken teilen und größere logische Adressräume verwenden. Nicht jede virtuelle Seite muss gleichzeitig im DRAM liegen.

Virtueller Speicher ist deshalb nicht einfach „Festplatte als langsames RAM“. Adressübersetzung und Schutz sind grundlegende Funktionen, Paging auf Massenspeicher ist nur eine mögliche Konsequenz.

Paging und Swap – wenn Seiten den RAM verlassen

Unter Speicherdruck kann ein Betriebssystem wenig benötigte Seiten aus dem DRAM auf einen dafür vorgesehenen Massenspeicherbereich schreiben. Später müssen sie bei Zugriff wieder eingelesen werden.

Dieser Page Fault ist um Größenordnungen langsamer als ein DRAM-Zugriff. Viel Swap-Aktivität kann ein System daher drastisch verlangsamen.

Moderne Betriebssysteme verwenden virtuellen Speicher auch dann, wenn kein aktives Auslagern stattfindet. Virtueller Adressraum und Swap sind verwandte, aber nicht identische Konzepte.

MMU, Seiten und Schutzrechte

Die MMU übersetzt virtuelle in physische Adressen und prüft Zugriffsrechte. Seiten können beispielsweise lesbar, beschreibbar oder ausführbar markiert sein.

Translation Lookaside Buffers speichern häufig benötigte Übersetzungen, damit nicht bei jedem Zugriff vollständige Seitentabellen gelesen werden müssen.

Mit wachsendem physischen Speicher steigen Seitentabellengrößen und die Bedeutung großer Seiten beziehungsweise Huge Pages für bestimmte Workloads.

ROM – nichtflüchtiger Speicher für Code und feste Daten

Read-Only Memory bezeichnet Speicher, dessen Inhalt im normalen Betrieb nicht wie Arbeitsspeicher beliebig verändert wird. Historisch reicht das von maskenprogrammierten ROMs bis zu Flashbausteinen, die technisch sehr wohl neu beschrieben werden können.

ROMs enthalten Startcode, Betriebssystemteile, Zeichensätze, BASIC-Interpreter, Firmware und Tabellen. In Heimcomputern liegen solche ROMs häufig direkt im CPU-Adressraum.

Die Bezeichnung ROM beschreibt deshalb heute oft eher die Systemrolle als eine absolut unveränderliche physikalische Technologie.

Masken-ROM – Inhalt entsteht bei der Chipfertigung

Bei Mask ROM wird die Bitinformation bereits im Herstellungsprozess festgelegt. Große Stückzahlen sind günstig, nachträgliche Änderungen am fertigen Chip sind jedoch nicht möglich.

Serien-Heimcomputer verwendeten solche ROMs für Betriebssystem, BASIC, Zeichengeneratoren und Cartridge-Software.

Fehler in einer ROM-Version erfordern eine neue Chiprevision, weshalb historische Geräte oft anhand unterschiedlicher ROM-PNs und Checksummen unterschieden werden können.

PROM – einmal programmierbar

Programmable ROM wird zunächst leer hergestellt und anschließend einmalig programmiert. Klassische PROM-Zellen werden dauerhaft verändert und können danach nicht normal gelöscht werden.

PROM eignete sich für kleine Serien, Entwicklung und Konfigurationsdaten, wenn Mask-ROM wirtschaftlich unpraktisch war.

Einmal programmierbar bedeutet nicht automatisch unbegrenzt alterungsbeständig; für Archivzwecke bleibt ein verifizierter Dump sinnvoll.

EPROM – UV-Licht löscht den Chip

Erasable Programmable ROM kann elektrisch programmiert und durch intensives Ultraviolettlicht über ein Quarzfenster gelöscht werden. Danach lässt sich der Chip erneut beschreiben.

EPROMs waren zentral für Firmwareentwicklung, kleine Serien und Modifikationen. Auf Entwicklungsplatinen und Erweiterungen sind die charakteristischen Fenster leicht erkennbar.

Das Fenster sollte bei normaler Nutzung abgedeckt bleiben. Gewöhnliches Raumlicht löscht einen EPROM nicht kurzfristig, aber starke UV-Belastung ist genau der vorgesehene Löschmechanismus.

EEPROM – elektrisch löschen und neu schreiben

Electrically Erasable Programmable ROM lässt sich ohne UV-Lampe elektrisch löschen und neu programmieren. Je nach Technik kann die Änderung byte- oder seitenweise erfolgen.

EEPROM besitzt begrenzte Schreibausdauer und längere Schreibzeiten als normales RAM. Für Konfigurationen, Kalibrierwerte und kleine persistente Datenmengen ist das dennoch ideal.

Viele Systeme speichern Firmwareeinstellungen heute in anderen nichtflüchtigen Techniken, das Grundprinzip begrenzter Schreibzyklen bleibt aber relevant.

Flash – elektrisch löschbar, aber blockorientiert

Flash ist eine Form elektrisch programmierbaren nichtflüchtigen Speichers, bei der Löschen typischerweise block- oder sektorweise erfolgt. Das ermöglicht hohe Dichten und wirtschaftliche Massenspeicher.

NOR-Flash eignet sich gut für direkt adressierbaren Firmwarecode und zufälliges Lesen. NAND-Flash erreicht wesentlich höhere Dichten und dominiert SSDs, Speicherkarten und USB-Speicher.

Flash ist kein perfektes digitales Papier. Ladungserhalt, Program/Erase-Zyklen, Controller-Metadaten und Fehlerkorrektur bestimmen die langfristige Zuverlässigkeit.

NOR und NAND – zwei unterschiedliche Flash-Welten

NOR-Flash erlaubt relativ direkten zufälligen Lesezugriff und kann in bestimmten Systemen direkt als Code-Speicher gemappt werden. Die Dichte ist geringer und Löschen beziehungsweise Schreiben vergleichsweise aufwendig.

NAND-Flash ist seiten- und blockorientiert. Ein Controller verwaltet Fehlerkorrektur, Bad Blocks und häufig Wear Leveling. Dadurch eignet sich NAND für große Massenspeicher.

Eine SSD verhält sich gegenüber dem Betriebssystem wie ein Blockgerät, obwohl intern zahlreiche NAND-Seiten, Mappingtabellen und Reserveblöcke arbeiten.

NVRAM – Sammelbegriff statt einzelner Zelltechnik

Non-Volatile RAM bezeichnet Speicher, der Daten ohne normale Versorgung erhalten kann und dennoch RAM-artigen Zugriff bieten soll. Darunter fallen verschiedene Techniken und historische Lösungen.

Batteriegepuffertes SRAM ist konzeptionell einfach: schneller flüchtiger SRAM bleibt durch eine Batterie versorgt. Andere Technologien wie FRAM oder MRAM speichern physikalisch anders und benötigen keine Stützbatterie.

Der Begriff NVRAM allein verrät daher nicht, welche Zelltechnik, Geschwindigkeit oder Schreibausdauer gemeint ist.

FRAM und MRAM – nichtflüchtiger Speicher mit anderen Kompromissen

Ferroelectric RAM speichert Zustände über ferroelektrische Polarisation und erlaubt sehr viele Schreibzyklen bei niedriger Energie, erreicht aber nicht die Dichte von NAND-Flash.

Magnetoresistive RAM nutzt magnetische Zustände. Verschiedene MRAM-Generationen zielen auf schnelle nichtflüchtige Speicher mit hoher Schreibausdauer.

Beide Technologien sind real, ersetzen aber 2026 weder DRAM noch NAND allgemein. Sie bedienen spezielle Embedded-, Industrie- und Cache-/NVRAM-Anwendungen.

Batteriegepuffertes SRAM

Ein SRAM kann seinen Inhalt über Jahre halten, wenn eine kleine Batterie oder ein Akku die Versorgung übernimmt. Solche Lösungen wurden für Einstellungen, Echtzeituhren, Highscore-Speicher und spezielle Speicherkarten verwendet.

Der Schwachpunkt ist nicht nur die Batterieentladung. Auslaufende Zellen können Leiterplatten chemisch beschädigen.

Historische Hardware sollte deshalb auf alte Akkus und Batterien geprüft werden, ohne daraus pauschal einen Austausch aller Bauteile abzuleiten.

C64 – 64 KiB RAM und trotzdem ROM im selben Adressraum

Der C64 besitzt 64 KiB physisches RAM. Gleichzeitig liegen BASIC-ROM, KERNAL-ROM, Zeichengenerator und I/O-Bereiche im 64-KiB-Adressraum des 6510. Möglich wird das durch Überlagerung und Umschaltung.

Die CPU-Portleitungen des 6510 steuern, ob in bestimmten Bereichen RAM, ROM oder I/O sichtbar ist. Das darunterliegende RAM bleibt physisch vorhanden und kann in geeigneten Konfigurationen genutzt werden.

Damit ist die Aussage „64 KiB RAM plus ROM ergibt einen entsprechend größeren linearen Adressraum“ falsch. Es gibt mehrere physische Speicherquellen, aber die CPU sieht weiterhin höchstens 65536 Adressen gleichzeitig. Die ausführliche C64-Systemseite liegt auf c64.htm.

Vereinfachte C64-Idee:

$0000–$FFFF = 64-KiB-CPU-Adressraum

Je nach Banking:
RAM sichtbar
oder
BASIC-ROM / KERNAL-ROM / CHAR-ROM / I/O sichtbar

Das RAM unter eingeblendeten ROM-/I/O-Bereichen existiert weiterhin.

C64 – VIC-II sieht Speicher anders als die CPU

Der VIC-II greift auf den Speicher über eigene Adressierungsregeln zu und arbeitet in 16-KiB-Bänken. CIA-Leitungen bestimmen, welcher Bankbereich als Videoquelle dient.

Zeichensätze, Bildschirmmatrix, Bitmap und Spritedaten werden innerhalb dieser Videoadressierung positioniert. Die CPU kann gleichzeitig durch ROM-Banking eine andere logische Sicht besitzen.

Diese getrennten Sichtweisen erklären viele scheinbar merkwürdige C64-Speicherregeln und zeigen früh die Bedeutung mehrerer Busmaster.

C128 – 128 KiB RAM durch MMU-Banking

Der C128 besitzt 128 KiB Haupt-RAM, während der 8502 weiterhin einen 16-Bit-Adressraum verwendet. Eine MMU schaltet deshalb RAM-Bänke, ROMs und I/O in unterschiedliche Konfigurationen.

Programme können zwischen den beiden 64-KiB-RAM-Bänken wechseln und gemeinsame Bereiche definieren. Das ist wesentlich flexibler als eine einfache lineare 128-KiB-Sicht.

Der Z80-Modus und der C64-Modus bringen zusätzliche Speicherregeln. Der C128 ist deshalb ein gutes Beispiel dafür, wie mehrere Betriebsumgebungen auf denselben physischen Speicherbestand zugreifen. Die Vertiefung steht auf c128.htm.

CPC 464 und 664 – 64 KiB für einen Z80

CPC 464 und CPC 664 besitzen 64 KiB RAM. Das passt exakt in den 16-Bit-Adressraum des Z80. ROMs werden jedoch ebenfalls in Teile dieses Adressraums eingeblendet.

Die ROM-Einblendung verdeckt RAM nur logisch; das RAM bleibt darunter vorhanden. Schreibzugriffe können je nach Systemzustand das RAM erreichen, obwohl Lesezugriffe ROM liefern.

Der CPC zeigt damit wie der C64, dass sichtbarer Speicher von der aktuellen Dekodierung abhängt und nicht nur von eingebauten Chips.

CPC 6128 – 128 KiB durch Bank-Switching

Der CPC 6128 erweitert den physischen RAM auf 128 KiB. Der Z80 kann jedoch weiterhin nur 64 KiB gleichzeitig adressieren, weshalb zusätzliche RAM-Blöcke in definierte Fenster eingeblendet werden.

CP/M Plus und größere Programme nutzen diese Zusatzbänke gezielt. Auch Spiele und Demos legen Grafik, Tabellen oder Code in ausgelagerten RAM.

Die Details der CPC-Architektur stehen auf cpc.htm.

Atari 130XE – CPU und ANTIC können Zusatz-RAM unterschiedlich sehen

Der Atari 130XE besitzt 128 KiB RAM bei einer 6502-basierten 16-Bit-Adressarchitektur. Die zusätzlichen 64 KiB werden bankgeschaltet in einen Teil des normalen Adressraums eingeblendet.

Besonders interessant ist die Möglichkeit, CPU und ANTIC je nach Steuerung unterschiedliche Speicherbänke sehen zu lassen. Bildschirmdaten können dadurch im erweiterten RAM liegen, während die CPU an anderer Stelle arbeitet.

Das ist kein 128-KiB-linearer Adressraum, sondern eine intelligente Mehrfachsicht auf physische Bänke. Die vollständige Atari-Seite liegt auf atari-heimcomputer.htm.

Amiga – Chip RAM und Fast RAM sind funktional verschieden

Beim Amiga ist nicht nur die Menge wichtig, sondern die Buszugänglichkeit. Chip RAM kann von CPU und Custom Chips genutzt werden. Grafik-, Audio- und DMA-Funktionen benötigen deshalb Daten in Speicherbereichen, die die Custom Chips erreichen können.

Fast RAM steht primär der CPU zur Verfügung und wird nicht durch Custom-Chip-DMA belastet. CPU-Code und normale Daten können dort schneller verfügbar sein, weil keine gemeinsamen Speicherzyklen mit den Custom Chips geteilt werden.

Diese Unterscheidung ist architektonisch fundamentaler als ein bloßer Name für zwei Geschwindigkeitsklassen.

„Slow RAM“ – eine historische Zwischenkategorie

Bei bestimmten Amiga-Konfigurationen existiert Speicher, der nicht als echtes Chip RAM für alle Custom-Chip-Zugriffe nutzbar ist, aber am langsamen Chip-Bus hängt. Dieser Bereich wird oft als Slow RAM beziehungsweise Ranger RAM bezeichnet.

Für die CPU ist er zusätzlicher Arbeitsspeicher, erreicht aber nicht die Vorteile von echtem Fast RAM.

Die Begriffe müssen deshalb immer im Zusammenhang mit konkretem Amiga-Modell und Erweiterung verstanden werden.

Amiga AutoConfig und Speichererweiterung

Zorro-Erweiterungen können über AutoConfig vom System identifiziert und in den Adressraum eingeordnet werden. Speichererweiterungen melden Größe und Eigenschaften, sodass das Betriebssystem sie ohne klassische PC-DIP-Schalter einbinden kann.

Das macht größere Amiga-Systeme modular. Fast-RAM-Karten, Controller und andere Erweiterungen teilen sich den 68000- beziehungsweise später erweiterten Adressraum.

Die Amiga-Systemarchitektur wird auf amiga-2000.htm, amiga4000t.htm und amigaos-exec.htm vertieft.

IBM-PC-Kompatible – die berühmten ersten 640 KiB

Der ursprüngliche PC-Adressraum des 8088/8086 umfasst 1 MiB. Davon wurden große Bereiche oberhalb von 640 KiB für Video-RAM, Adapter-ROMs und System-ROM reserviert.

Dadurch etablierten sich 640 KiB als konventioneller RAM-Bereich für DOS-Anwendungen. Die verbleibenden 384 KiB bis zur 1-MiB-Grenze sind keine einfach frei nutzbare RAM-Lücke, sondern die Upper Memory Area mit hardware- und ROM-belegten Fenstern.

Die bekannte 640-KiB-Grenze ist daher eine Konsequenz der PC-Speicherkarte, nicht eine grundsätzliche Grenze von DOS-Dateien oder späteren x86-Prozessoren.

Upper Memory Area, UMBs und ROM-Fenster

Zwischen 640 KiB und 1 MiB liegen Bereiche für Grafik-RAM, Adapter-ROMs, BIOS und andere Geräte. Spätere Speicherverwalter konnten ungenutzte Lücken als Upper Memory Blocks bereitstellen.

DOS-Treiber und TSR-Programme ließen sich in solche UMBs verschieben, um mehr konventionellen Speicher freizuhalten.

Diese Optimierung war kein zusätzlicher physischer Speicherzauber, sondern eine geschicktere Nutzung des bestehenden Adressraums.

HMA – knapp 64 KiB oberhalb von 1 MiB

Die High Memory Area entstand aus der A20-Adresslogik des 80286 und umfasst 64 KiB minus 16 Byte direkt oberhalb der 1-MiB-Grenze.

DOS konnte Teile seines Kernels in die HMA verlagern und dadurch konventionellen Speicher sparen.

HMA ist nicht dasselbe wie Extended Memory insgesamt und auch nicht dasselbe wie UMBs unterhalb von 1 MiB.

EMS – mehr Speicher durch ein Bankfenster im ersten MiB

Expanded Memory Specification entstand für Systeme, deren CPU zusätzlichen Speicher nicht einfach linear im Real Mode ansprechen konnte. Eine Erweiterungskarte stellte physischen Zusatzspeicher bereit und blendete Seiten davon in ein kleines Page Frame im oberen Adressraum ein.

Programme mussten EMS-Funktionen explizit verwenden und Seiten umschalten. Das Prinzip ähnelt konzeptionell dem Banking vieler Heimcomputer, obwohl die Details anders sind.

Spätere 386-Speichermanager konnten EMS auch aus Extended Memory emulieren.

XMS – Extended Memory oberhalb von 1 MiB

Mit 286 und 386 steht physischer Speicher oberhalb der ersten 1-MiB-Grenze zur Verfügung. Extended Memory Specification definiert einen standardisierten Weg, diesen Speicher aus DOS-Umgebungen zu verwalten.

Programme konnten Datenblöcke in XMS halten, ohne sie dauerhaft im konventionellen Adressraum zu belegen. Direkter Zugriff hing vom Betriebsmodus und verwendeten Extendern ab.

EMS und XMS sind deshalb nicht zwei Namen für dieselbe Speicherart, sondern unterschiedliche historische Zugriffskonzepte.

DOS-Extender – Protected Mode statt 640-KiB-Denken

386-DOS-Extender erlaubten Programmen, im Protected Mode große lineare Adressräume und Extended Memory zu verwenden, während DOS weiterhin für bestimmte Dienste im Hintergrund blieb.

Spiele, CAD-Programme und Entwicklungswerkzeuge konnten damit weit über klassische konventionelle Speichergrenzen hinausgehen.

Die Entwicklung wird auf pc-dos-und-windows.htm im Betriebssystemkontext vertieft.

32-Bit-Adressierung und die 4-GiB-Grenze

Ein flacher 32-Bit-Adressraum besitzt 2 hoch 32 Byte-Adressen und damit 4 GiB. Das ist die theoretische virtuelle Adressraumgröße einer einzelnen 32-Bit-Adressierung ohne weitere Techniken.

Betriebssysteme teilen diesen Raum typischerweise zwischen Benutzerprozessen und Kernel auf. Deshalb kann ein einzelner Prozess oft nicht die gesamten 4 GiB frei verwenden.

Zusätzlich müssen physische Adressbereiche für Geräte und Firmware berücksichtigt werden. Installierte 4 GiB RAM bedeuten daher auf klassischen 32-Bit-PCs nicht zwingend 4 GiB vollständig nutzbaren RAM.

PAE – mehr physischer Speicher trotz 32-Bit-Prozessen

Physical Address Extension erweitert die physische Adressierung bestimmter x86-Prozessoren über 32 Bit hinaus. Das Betriebssystem kann dadurch insgesamt mehr als 4 GiB physischen Speicher verwalten.

Ein normaler 32-Bit-Prozess erhält dadurch nicht automatisch einen virtuellen Adressraum größer als 4 GiB. PAE löst also die Gesamtspeicherfrage anders als die Prozessadressraumfrage.

Serverbetriebssysteme nutzten diese Trennung lange vor dem allgemeinen Wechsel zu x86-64.

64-Bit-Systeme – riesiger virtueller Raum, aber keine 2 hoch 64 Byte RAM

Eine 64-Bit-ISA ermöglicht wesentlich größere Adressräume. Reale Prozessoren implementieren jedoch nicht zwingend alle 64 Adressbits für virtuelle und physische Adressen.

Betriebssystem und CPU definieren konkrete Grenzen, die über Prozessorgenerationen wachsen können. Der theoretische 16-EiB-Raum aus 64 Bits ist deshalb keine Aussage über tatsächlich installierbaren Hauptspeicher.

Mehr Adressraum erleichtert große Datenbanken, virtuelle Maschinen, wissenschaftliche Anwendungen und Speicher-Mapping großer Dateien.

NUMA – Speicher hat plötzlich eine Entfernung

Bei Multi-Socket-Systemen kann jeder Prozessor einen eigenen lokalen Speichercontroller und lokale DIMM-Kanäle besitzen. Auf Speicher des anderen Sockels kann trotzdem zugegriffen werden, allerdings mit anderer Latenz und Bandbreite.

Non-Uniform Memory Access bedeutet genau diese ungleichen Zugriffskosten. Betriebssysteme versuchen Threads und Speicher möglichst passend zu platzieren.

NUMA zeigt, dass „der RAM“ in großen Systemen kein homogener Topf ist.

LPDDR – auf Energieeffizienz optimierter Mobil-Speicher

Low-Power DDR ist eine eigene DRAM-Familie für Mobilgeräte, kompakte Systeme und zunehmend dünne Notebooks. Sie ist nicht einfach ein stromsparender steckbarer DDR-DIMM.

LPDDR verwendet andere Signalisierungs-, Power-State- und Packaging-Konzepte und wird häufig direkt auf dem Mainboard oder im Package-Umfeld verlötet.

Die Vorteile sind Energieeffizienz und hohe Bandbreite pro Fläche; der Nachteil aus Anwendersicht ist oft fehlende Aufrüstbarkeit.

GDDR – hoher Durchsatz für Grafikprozessoren

Graphics DDR ist für sehr hohe Bandbreite an GPUs optimiert. Die Schnittstelle und Signalisierung unterscheiden sich von normalem DDR-Hauptspeicher.

Viele einzelne GDDR-Chips sitzen rund um die GPU und bilden gemeinsam einen breiten Speicherbus. Die hohe Bandbreite versorgt Shader, Texturen, Framebuffer und Rechenworkloads.

GDDR kann trotz ähnlicher Namensgenerationen nicht in normale DDR-DIMM-Sockel eingesetzt werden.

HBM – sehr breiter Speicherbus im Package-Umfeld

High Bandwidth Memory stapelt DRAM-Dies und verbindet sie über sehr breite Schnittstellen mit GPU, Beschleuniger oder Prozessor. Die Datenrate pro Leitung muss dadurch nicht so extrem sein wie bei schmaleren GDDR-Bussen.

HBM erreicht enorme Gesamtbandbreite und hohe Kapazität pro Packagefläche, benötigt jedoch aufwendiges Packaging und ist nicht als normales austauschbares DIMM gedacht.

Die Technik ist besonders für HPC- und KI-Beschleuniger relevant.

Shared und Unified Memory – gleiche Chips bedeuten nicht identische Zugriffsbedingungen

In integrierten Systemen können CPU und GPU denselben physischen DRAM-Pool verwenden. Dadurch entfällt eine separate VRAM-Kopie für viele Daten.

Trotz gemeinsamen Speichers unterscheiden sich Cachehierarchien, Bandbreitenanforderungen und Zugriffswege. „Unified“ bedeutet daher nicht, dass jede Recheneinheit mit identischer Latenz auf jedes Byte zugreift.

Der Vorteil liegt vor allem in gemeinsamem Adressraum, weniger Kopieraufwand und flexiblerer Kapazitätsnutzung.

CXL – Speichererweiterung wird zu einer kohärenten Systemverbindung

Compute Express Link ist ein cache-kohärentes Hochgeschwindigkeits-Interconnect für Prozessoren, Beschleuniger und Speichererweiterungen. Speicher kann damit außerhalb klassischer lokaler DIMM-Kanäle systematisch in die Speicherarchitektur eingebunden werden.

CXL unterscheidet Protokolle für I/O-, Cache- und Memory-Zugriffe. Besonders CXL Memory ermöglicht Kapazitätserweiterung und neue Pooling- beziehungsweise Sharing-Modelle.

Damit verschiebt sich Speichererweiterung von „mehr DIMMs im selben Rechner“ zu einer fabricnahen Ressourcenfrage in Server- und Rechenzentrumsarchitekturen.

CXL 4.0 – aktueller Stand 2026

CXL 4.0 ist 2026 die aktuelle veröffentlichte Spezifikationsgeneration. Sie erhöht die maximale Datenrate auf 128 GT/s und baut auf PCI Express 7.0 auf.

Neu hinzu kommen unter anderem gebündelte Ports zur Bandbreitenerhöhung, Unterstützung weiterer Retimer für längere Verbindungen und erweiterte Reliability-, Availability- und Serviceability-Funktionen für Speicher.

CXL 4.0 bleibt zu früheren CXL-Generationen rückwärtskompatibel. Die Technik ersetzt lokale DDR5-DIMMs nicht pauschal, sondern ergänzt die Speicherhierarchie um kohärent angebundene Kapazitäts- und Ressourcenmodelle.

Memory Pooling – Kapazität nicht mehr fest einem Sockel zuordnen

Klassischer DRAM ist physisch fest an Speicherkanäle eines bestimmten Prozessors gebunden. CXL-Switching und Memory-Geräte ermöglichen dagegen Architekturen, in denen größere Speicherressourcen flexibler mehreren Hosts zugeordnet werden können.

Das Ziel ist bessere Auslastung: Nicht jeder Server muss für seltene Spitzen dauerhaft maximal lokal bestückt werden.

Die praktische Umsetzung verlangt Betriebssystem-, Firmware-, Fabric- und RAS-Unterstützung. Pooling ist daher weit mehr als ein neuer RAM-Steckplatz.

Speicherprofile und Übertaktung

Viele DIMMs bieten neben standardisierten Basistimings optionale Leistungsprofile. Plattformfirmware kann daraus höhere Datenraten und schärfere Timings konfigurieren.

Solche Profile sind keine Garantie, dass jede Kombination aus CPU, Mainboard und Modul stabil läuft. Der integrierte Speichercontroller wird dabei teilweise außerhalb seiner konservativen Standardspezifikation betrieben.

Für Archiv- und Produktionssysteme ist Stabilität wichtiger als eine nominell höhere MT/s-Zahl. Fehlerfreier Dauerbetrieb sollte gegen den konkreten Einsatzzweck bewertet werden.

Gemischte Module – der langsamste gemeinsame Nenner ist nur der Anfang

Unterschiedliche Kapazitäten, Ranks, Chiporganisationen und Timingtabellen können zusammen funktionieren, müssen es aber nicht in jeder Vollbestückung.

Der Speichercontroller trainiert Signallaufzeiten und wählt gemeinsame Parameter. Mehr elektrische Last durch zusätzliche DIMMs kann niedrigere Datenraten erzwingen.

Eine Konfiguration ist deshalb erst dann belastbar, wenn sie auf der konkreten Plattform stabil getestet wurde.

Mehr Kapazität oder mehr Geschwindigkeit?

Zu wenig RAM zwingt ein System zu stärkerem Paging oder verhindert große Workloads vollständig. In solchen Fällen ist zusätzliche Kapazität wesentlich wertvoller als ein kleiner Taktgewinn.

Ist genügend RAM vorhanden, können höhere Bandbreite oder niedrigere Latenz messbar werden – abhängig von Anwendung und CPU.

Kapazität, Kanalbelegung, Ranks und Geschwindigkeit sollten deshalb gemeinsam geplant werden statt nur anhand einer maximalen MT/s-Zahl.

Speichertests – Muster schreiben, lesen und vergleichen

Ein RAM-Test schreibt definierte Bitmuster in Speicherbereiche und prüft, ob dieselben Werte wieder gelesen werden. Unterschiedliche Muster sollen klemmende Bits, Kopplungsfehler, Adressierungsfehler und instabile Zellen sichtbar machen.

Ein einzelner schneller Testlauf beweist keine absolute Fehlerfreiheit. Temperatur, Vollbestückung, hohe Datenrate und bestimmte Zugriffsmuster können seltene Fehler erst nach längerer Zeit zeigen.

Betriebssystemnahe Tests können außerdem nicht jeden belegten Speicherbereich überschreiben. Bootbare Diagnosetools haben deshalb einen anderen Prüfbereich als Anwendungen im laufenden System.

Typische Symptome fehlerhaften oder instabilen RAMs

Speicherfehler können als Abstürze, beschädigte Archive, Installationsfehler, unerklärliche Programmfehler oder spontane Neustarts auftreten. Das Fehlerbild ist oft unspezifisch, weil der defekte Speicherinhalt beliebige Daten oder Code treffen kann.

Ein wiederholt exakt gleiches fehlerhaftes Bit kann auf einen harten Defekt hindeuten; seltene wechselnde Fehler können auch durch Timing, Versorgung, Kontaktprobleme oder Überlastung des Speichercontrollers entstehen.

Diagnose sollte deshalb Module, Steckplätze, Einstellungen und Plattformkonfiguration getrennt betrachten.

Kontaktprobleme sehen aus wie Speicherdefekte

Oxidierte oder verschmutzte Kontakte, mechanisch nicht vollständig eingerastete DIMMs und beschädigte Sockel können ähnliche Symptome erzeugen wie defekte DRAM-Zellen.

Bei historischen SIMMs und Erweiterungskarten kommen gealterte Steckverbinder, Haarrisse und Korrosion hinzu.

Reinigung und mechanische Prüfung sollten materialverträglich erfolgen. Aggressive Mittel können Kontaktoberflächen oder Kunststoffe beschädigen.

ESD – Speicherchips sind empfindliche Halbleiter

Elektrostatische Entladungen können Halbleitereingänge schädigen, ohne dass sofort ein sichtbarer Defekt entsteht. DIMMs und nackte Speicherchips sollten deshalb an den Kanten beziehungsweise vorgesehenen Bereichen gehandhabt werden.

Geeignete ESD-Arbeitsplätze reduzieren Potentialunterschiede und unkontrollierte Entladungen.

ESD-Schutz ist keine mystische Spezialbehandlung, sondern kontrollierter Umgang mit empfindlicher Elektronik.

ROM-Inhalte sichern – physisches Bauteil und Dump gehören zusammen

Ein ROM-Dump bewahrt den logischen Inhalt eines Chips. Für historische Dokumentation sollten zusätzlich Bauteilbezeichnung, Platinenposition, Geräteversion und gegebenenfalls Checksumme erfasst werden.

Der Dump ersetzt das physische Original nicht, weil Package, Label und Einbausituation weitere Informationen tragen.

Mehrere identisch bezeichnete Geräte können unterschiedliche ROM-Revisionen besitzen. Ein versionierter Dump macht solche Unterschiede später nachvollziehbar.

EPROM-Erhalt – Fenster, Ladung und Verifikation

EPROM speichert Ladung auf Floating-Gate-Strukturen. Sehr alte Chips können ihren Zustand über lange Zeiträume verändern, besonders unter ungünstiger Temperatur- und UV-Belastung.

Eine verifizierte Sicherung ist deshalb sinnvoll, bevor ein seltener EPROM neu programmiert oder gelöscht wird.

Ein Original-EPROM sollte nicht routinemäßig gelöscht werden, nur weil sein Inhalt bereits digital vorliegt. Für ein Archiv ist der unveränderte Baustein selbst Teil der Quelle.

EEPROM und Flash – Schreiben nutzt die Zellen ab

EEPROM- und Flash-Zellen besitzen endliche Program/Erase-Ausdauer. Controller und Firmware verteilen Schreiblast je nach Speicherart unterschiedlich.

Auch ohne weitere Schreibvorgänge ist Ladungserhalt nicht unbegrenzt. Hohe Temperaturen beschleunigen Alterungsprozesse.

Für wichtige Firmware und historische Images sind mehrere unabhängige digitale Sicherungen mit Prüfsummen sinnvoller als Vertrauen auf einen einzelnen alten Flashbaustein.

RAM ist kein Archivmedium

DRAM und SRAM verlieren ihren Inhalt ohne Versorgung. Ein laufendes historisches System kann daher einen einzigartigen Zustand enthalten, der beim Ausschalten verschwindet.

Bei Analyse alter Rechner kann ein Speicherabbild sinnvoll sein, bevor ein instabiles System neu gestartet wird. Das betrifft Debugging, Forensik und historische Softwarezustände.

Für normale Langzeitarchivierung gehören Daten jedoch auf nichtflüchtige Medien mit redundanten Sicherungen, nicht in dauerhaft eingeschalteten RAM.

Firmware sichern, bevor Änderungen beginnen

Bei modifizierbaren Flash- oder EEPROM-Systemen sollte die vorhandene Firmwareversion dokumentiert und gesichert werden, bevor Updates, Patches oder Ersatzimages geschrieben werden.

So bleibt der Ausgangszustand rekonstruierbar und ein seltenes gerätespezifisches Image geht nicht durch eine vermeintliche Verbesserung verloren.

Prüfsummen helfen, Dumps und spätere Kopien eindeutig zu vergleichen.

Speicherreparaturen – niedrige Logikspannung heißt nicht automatisch gefahrlos

RAM- und ROM-Bausteine arbeiten meist mit niedrigen Spannungen. Rechner, Monitore, Netzteile und manche historische Speichererweiterungen enthalten jedoch andere Bereiche mit gefährlicher Spannung oder gespeicherter Energie.

Diagnose an offenen Geräten sollte sich deshalb auf fachgerecht beherrschte Niederspannungsbereiche beschränken. Netzteil- und Netzspannungsarbeiten gehören bei fehlender Qualifikation in fachkundige Hände.

Bei alten Akkupufferungen kommen zusätzlich chemische Schäden durch ausgelaufene Zellen hinzu.

x4, x8 und x16 – Kapazität sagt noch nichts über Datenbreite

DRAM-Chips werden nicht nur durch Gesamtkapazität, sondern auch durch ihre Datenbreite organisiert. Ein x8-Baustein liefert pro Zugriff acht Datenbits, ein x4-Baustein vier und ein x16-Baustein sechzehn. Mehrere Chips arbeiten parallel, um den Datenpfad eines Ranks zu bilden.

Diese Organisation beeinflusst Modulaufbau, ECC-Möglichkeiten und Kompatibilität. Zwei DIMMs mit gleicher Kapazität können deshalb intern völlig unterschiedlich bestückt sein.

Historische Chipangaben wie 256K×1 oder 1M×4 folgen demselben Prinzip: erste Größe mal Datenbreite ergibt die gespeicherte Bitzahl.

Memory-Mapped I/O – Adressen müssen nicht zu RAM führen

Viele Rechner legen Hardware-Register in denselben Adressraum wie Speicher. Ein Lese- oder Schreibzugriff auf eine bestimmte Adresse erreicht dann keinen RAM-Chip, sondern Video-, Sound-, Timer- oder Controllerlogik.

C64, Amiga, Atari, CPC und moderne PCIe-Systeme verwenden solche Memory-Mapped-I/O-Konzepte in unterschiedlicher Form. Das ist ein weiterer Grund, warum Adressraum nicht mit RAM-Kapazität gleichgesetzt werden darf.

Bei modernen 32-Bit-PCs können große Gerätefenster zusätzlich physischen Adressraum unterhalb von 4 GiB belegen, wodurch sichtbarer RAM reduziert oder über Remapping an andere physische Adressen verschoben wird.

ROM Shadowing – Firmware in schnelleres RAM kopieren

PC-Firmware bot historisch häufig die Möglichkeit, langsame ROM-Bereiche beim Start in schnelleres RAM zu kopieren und anschließend dieselben Adressen auf die RAM-Kopie zeigen zu lassen. Dieses Verfahren wird als ROM Shadowing bezeichnet.

Für die Software bleibt die Adresse gleich, obwohl sich die physische Speicherquelle geändert hat. Wieder zeigt sich die Trennung zwischen logischer Adresse und realem Baustein.

Mit moderneren Caches und Flash-Schnittstellen verlor klassisches BIOS-Shadowing einen Teil seiner früheren Bedeutung.

C64 REU – Zusatzspeicher als DMA-Erweiterung statt normalem Banking

Commodores RAM Expansion Units erweitern den C64 um erheblichen Zusatzspeicher, bilden diesen aber nicht einfach dauerhaft in den normalen 6510-Adressraum ein. Ein spezieller Controller überträgt Daten per DMA zwischen C64-RAM und REU-Speicher.

Programme behandeln die REU daher eher als schnellen externen Speicherblock mit Transferbefehlen. Damit unterscheidet sich die Lösung von klassischem Bank-Switching, bei dem ein Zusatzbereich direkt in ein CPU-Fenster eingeblendet wird.

GEOS und andere Programme konnten solche Erweiterungen für RAM-Disk, Zwischenspeicher und schnellere Arbeitsabläufe nutzen.

CPC-Speichererweiterungen über 128 KiB

Der CPC 6128 etablierte 128 KiB als offizielles großes Modell, doch spätere Erweiterungen der Szene und von Drittanbietern gingen deutlich darüber hinaus. Zusätzliche Bänke werden weiterhin über Paging-Mechanismen zugänglich gemacht.

Solche Erweiterungen sind für Demos, RAM-Disks und moderne Software nützlich, gehören aber nicht zum unveränderten 6128-Grundstandard.

Software muss deshalb nicht nur „mehr RAM“ erkennen, sondern häufig auch die konkrete Banklogik beziehungsweise den verwendeten Erweiterungsstandard berücksichtigen.

Atari XL/XE – 256, 320, 576 KiB und mehr durch Szene-Banking

Nach dem 130XE entstanden zahlreiche Speichererweiterungen mit deutlich mehr als 128 KiB. Sie erweitern das vorhandene Banking-Konzept und verwenden zusätzliche Steuerbits, um weitere physische RAM-Bänke in das bekannte Fenster einzublenden.

Da mehrere Erweiterungsstandards entstanden, ist große Kapazität allein keine vollständige Kompatibilitätsangabe. Programme müssen die konkrete Bankbelegung unterstützen.

Die Entwicklung zeigt, wie lange sich eine 16-Bit-Adressarchitektur durch geschicktes Banking erweitern lässt, ohne die CPU selbst auszutauschen.

Amiga Fast RAM – Busbreite und CPU-Karte entscheiden mit

Fast RAM ist nicht automatisch überall gleich schnell. Ein Amiga 2000 mit 68000 und Zorro-II-Erweiterung hat andere Busbedingungen als ein 68040-System mit lokalem 32-Bit-Speicher auf einer CPU-Karte oder im A4000-Umfeld.

Lokaler Prozessor-RAM kann den CPU-Bus besser ausnutzen und vermeidet zusätzlich die Konkurrenz mit den Custom Chips. Der Begriff Fast RAM beschreibt daher die funktionale Klasse, nicht eine einzige feste Nanosekunden- oder MB/s-Zahl.

Bei dokumentierten Erweiterungen sollte deshalb nicht nur die Kapazität, sondern auch der Bus beziehungsweise die CPU-Karte genannt werden.

Memory Hole und Remapping bei großen PC-Speicherausstattungen

Geräte wie Grafikkarten benötigen physische Adressfenster für Memory-Mapped I/O. Auf älteren 32-Bit-Systemen kollidieren solche Bereiche mit Adressen, an denen sonst RAM liegen könnte.

Chipsätze mit Memory Remapping können überdeckte RAM-Bereiche an höhere physische Adressen verschieben, sofern Prozessor und Betriebssystem diese adressieren können.

Das erklärt, warum ein System mit 4 GiB eingebautem RAM unter einem 32-Bit-Betriebssystem oft deutlich weniger als vollständig nutzbar meldet, obwohl kein Speichermodul fehlt.

Speicherkompression – mehr logischer Inhalt ohne mehr DRAM

Einige moderne Betriebssysteme komprimieren wenig aktive Speicherseiten im RAM, statt sie sofort auf Massenspeicher auszulagern. Dadurch kann derselbe physische DRAM mehr logischen Inhalt halten.

Kompression kostet CPU-Zeit, ist aber häufig wesentlich schneller als ein Zugriff auf SSD oder Festplatte. Sie verändert weder die physische RAM-Kapazität noch den virtuellen Adressraum.

Das Verfahren ergänzt Paging und Cachepolitik und zeigt erneut, dass „freier Speicher“ eine Betriebssystementscheidung und keine einfache Zählung unbenutzter DRAM-Zellen ist.

Memory Scrubbing – Fehler finden, bevor dieselbe Stelle kritisch gebraucht wird

Serverplattformen können Speicher regelmäßig lesen und erkannte korrigierbare ECC-Fehler zurückschreiben. Dieses Scrubbing verhindert, dass ein korrigierbarer Einzelbitfehler lange unbemerkt bleibt und später mit einem weiteren Fehler zusammentrifft.

Scrubbing arbeitet auf Systemebene und ist von DDR5-internen Error-Check-and-Scrub-Funktionen zu unterscheiden. Beide verfolgen Zuverlässigkeitsziele, greifen aber an unterschiedlichen Stellen der Speicherhierarchie an.

Für RAS zählt deshalb nicht nur das Vorhandensein von ECC-Bits, sondern auch Fehlerprotokollierung, Korrektur, Scrubbing und Wartungsstrategie.

Rowhammer – wenn häufige DRAM-Aktivierungen Nachbarzellen beeinflussen

Sehr häufiges Aktivieren bestimmter DRAM-Zeilen kann bei anfälligen Speicherbausteinen elektrische Störungen in benachbarten Zeilen begünstigen. Dieses als Rowhammer bekannte Phänomen zeigte, dass physische DRAM-Zellen nicht vollständig voneinander isolierte abstrakte Bits sind.

Speicherhersteller, Controller und Plattformen verwenden verschiedene Gegenmaßnahmen und Refreshstrategien. Welche Schutzmechanismen vorhanden sind, hängt von DRAM-Generation und System ab.

Für diese Archivseite ist Rowhammer vor allem ein Beispiel dafür, dass hohe Speicherdichte neue Zuverlässigkeits- und Sicherheitsfragen erzeugt; Angriffsanleitungen gehören nicht zum Zweck der Dokumentation.

DMA und IOMMU – Geräte greifen ebenfalls auf Hauptspeicher zu

Nicht nur CPUs lesen und schreiben RAM. Gerätecontroller können über Direct Memory Access Daten direkt zwischen Peripherie und Hauptspeicher übertragen, ohne jedes Byte durch CPU-Instruktionen zu bewegen.

Eine IOMMU übersetzt und begrenzt solche Gerätezugriffe ähnlich einer MMU für Prozessoren. Dadurch können virtuelle Maschinen und Betriebssysteme Geräten kontrollierte Adressräume zuweisen.

Historisch reicht die Idee direkter Speicherzugriffe von Floppy-, Grafik- und Audiocontrollern bis zu modernen PCIe- und CXL-Geräten; die Schutz- und Adressierungslogik ist dabei erheblich komplexer geworden.

Memory-Mapped Files – Dateiinhalte über virtuelle Adressen nutzen

Betriebssysteme können Dateien in den virtuellen Adressraum eines Prozesses einblenden. Das Programm greift anschließend mit normalen Speicheroperationen auf Seiten zu, während das Betriebssystem Dateiblöcke bei Bedarf lädt oder zurückschreibt.

Das spart explizite Read-/Write-Kopierlogik und erlaubt, Dateicache und virtuellen Speicher eng zu verbinden. Die Datei liegt dadurch nicht vollständig dauerhaft im RAM; nur benötigte Seiten müssen resident sein.

Memory Mapping zeigt besonders deutlich, wie stark moderne Software die Grenze zwischen „Datei“ und „Speicher“ über Adressübersetzung abstrahiert.

Häufige Irrtümer über RAM und ROM

Mehr RAM macht eine CPU nicht automatisch schneller. Es verhindert vor allem Speicherknappheit und kann Paging reduzieren. Bandbreite und Latenz hängen zusätzlich von Speichercontroller, Kanälen und Timings ab.

Ein 128-KiB-8-Bit-Rechner besitzt nicht zwingend einen linearen 128-KiB-Adressraum. Banking ist gerade bei C128, CPC 6128 und Atari 130XE der entscheidende Mechanismus.

DDR5-On-Die-ECC bedeutet nicht automatisch, dass ein Consumer-System klassischen ECC-Arbeitsspeicher besitzt. ROM bedeutet ebenfalls nicht zwingend, dass ein Baustein physikalisch nie wieder beschrieben werden kann.

• Physischer Speicher und Adressraum sind verschiedene Größen.
• Cache, Hauptspeicher und Massenspeicher sind verschiedene Hierarchieebenen.
• SRAM benötigt keinen Refresh; DRAM schon.
• DDR-Datenrate wird sauber in MT/s beschrieben.
• Mehr Channels erhöhen vor allem Bandbreite.
• Rank ist nicht gleich Modul und nicht gleich Modulseite.
• On-Die-ECC bei DDR5 ersetzt kein System-ECC.
• ROM kann Mask-ROM, PROM, EPROM, EEPROM oder Flash bedeuten.
• 128 KiB physischer RAM bedeutet bei 16-Bit-Adressen oft Banking.
• Virtueller Speicher ist mehr als Swap.
• CXL-Memory ergänzt lokale DIMMs, ersetzt sie nicht pauschal.

Checkliste für Speicher- und Erweiterungsdokumentation

Eine belastbare Archivdokumentation trennt physische Kapazität, logische Adressierung, Modulart und tatsächliche Systemnutzung. Nur „8 GB RAM“ oder „128 KB“ reicht für historische oder technische Einordnung selten aus.

Bei Erweiterungen sollten außerdem Originalzustand, Umbauten und Firmwareversionen erhalten bleiben.

• Physische RAM-Kapazität und gleichzeitig sichtbaren Adressraum getrennt notieren.
• SRAM, DRAM, ROM und Flash nicht nur als „Speicher“ zusammenfassen.
• Bei DIMMs DDR-Generation, Modulart, Kapazität, Rank-Organisation und ECC-Typ erfassen.
• SPD-Informationen als Beschreibung, nicht als Kompatibilitätsgarantie behandeln.
• Bei Heimcomputern Banking- und ROM-Überlagerungen dokumentieren.
• ROM-/EPROM-/EEPROM-Inhalte vor Änderungen sichern.
• Originalbauteile und digitale Dumps gemeinsam dokumentieren.
• Speichertests mit konservativen Einstellungen beginnen.
• Instabilität nicht vorschnell allein dem DIMM zuschreiben.
• Akku- und Batterieschäden bei alten NVRAM-Lösungen prüfen.
• Moderne CXL-, HBM- oder LPDDR-Technik klar von klassischen DIMM-Erweiterungen abgrenzen.

Einordnung im SSLXY-Archiv

Diese Seite bildet eine Brücke zwischen Rechnerarchitektur, konkreten Heimcomputern, Betriebssystemen und Datenträgern. Speicher ist der Ort, an dem CPU-Adressierung, Buslogik, Firmware, Betriebssystem und Erweiterungshardware unmittelbar zusammentreffen.

Direkte Vertiefungen sind Prozessoren und Rechnerarchitekturen, Dateisysteme und Datenträger, PC, DOS und Windows, C64, CPC, Atari 8-Bit-Heimcomputer und Amiga 2000.

Die Seite versteht Speichererweiterung bewusst historisch breit: vom Einsetzen einzelner DRAM-DIPs und Bank-Switching über SIMM/DIMM bis zu kohärent angebundenen CXL-Speicherressourcen.

Verwandte Themen im SSLXY-Archiv

Arbeitsspeicher verbindet Hardware, Prozessorarchitektur, Betriebssystem, Firmware und Datensicherung. Die folgenden Seiten bilden die wichtigsten direkten Nachbarthemen.